OIPE
NOV 0 5 2003
PATENT & TRADEMARK OFFICE

Practitioner's Docket No.: 040021-0306290
Client Reference No.: OPP 030891 US

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: GEON-OOK PARK	Confirmation No:
Application No.: 10/680,135	Group No.:
Filed: October 8, 2003	Examiner:

For: METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

SUBMISSION OF PRIORITY DOCUMENT

Attached please find the certified copy of the foreign application from which priority is claimed for this case:

Country	Application Number	Filing Date
KOREA	10-2002-0061429	10/9/2002

Date: November 5, 2003
PILLSBURY WINTHROP LLP
P.O. Box 10500
McLean, VA 22102
Telephone: (703) 905-2000
Facsimile: (703) 905-2500
Customer Number: 00909

Dale S. Lazar
Registration No. 28872

대한민국특허청
KOREAN INTELLECTUAL PROPERTY OFFICE

별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출원번호 : 10-2002-0061429
Application Number

출원년월일 : 2002년 10월 09일
Date of Application OCT 09, 2002

출원인 : 아남반도체 주식회사
Applicant(s) ANAM SEMICONDUCTOR., Ltd.

2003 년 08 월 29 일

특허청장
COMMISSIONER

【서지사항】

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【참조번호】	0004
【제출일자】	2002.10.09
【발명의 명칭】	모스 트랜지스터 제조 방법
【발명의 영문명칭】	Method for manufacturing MOS transistor
【출원인】	
【명칭】	아남반도체 주식회사
【출원인코드】	1-1998-002671-9
【대리인】	
【명칭】	유미특허법인
【대리인코드】	9-2001-100003-6
【지정된변리사】	오원석
【포괄위임등록번호】	2001-041985 8
【발명자】	
【성명의 국문표기】	박건욱
【성명의 영문표기】	PARK,GEON OOK
【주민등록번호】	680515-1023927
【우편번호】	121-885
【주소】	서울특별시 마포구 합정동 389-11번지
【국적】	KR
【심사청구】	청구
【취지】	특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정에 의한 출원심사 를 청구합니다. 대리인 유미특허법인 (인)
【수수료】	
【기본출원료】	16 면 29,000 원
【가산출원료】	0 면 0 원
【우선권주장료】	0 건 0 원
【심사청구료】	8 항 365,000 원
【합계】	394,000 원
【첨부서류】	1. 요약서·명세서(도면)_1통

【요약서】

【요약】

모스 트랜지스터 제조 방법에 관한 것으로, 그 목적은 PECVD에 의해 형성한 실리콘나이트라이드막 상에 SACVD에 의해 BPSG막을 형성할 때 붕소이온이 발생하여 이후 실리콘웨이퍼로 침투하는 것을 방지하는 데 있다. 이를 위해 본 발명에서는 BPSG막 증착 전에 오존으로 실리콘나이트라이드막을 표면처리하는 것을 특징으로하며, 따라서, 본 발명에 따른 모스 트랜지스터 제조 방법은, 필드 산화막에 의해 정의된 소자 영역에 측벽을 가진 게이트 전극, 소스 및 드레인을 포함하는 모스 트랜지스터 소자가 형성된 실리콘 기판의 상부에서, 게이트 전극, 소스 및 드레인 영역의 실리콘 상에 티타늄실리사이드를 형성하는 단계; 실리콘 기판의 상부 전면에 실리콘나이트라이드막을 형성하는 단계; 실리콘나이트라이드막을 오존 처리하는 단계; 및 오존 처리된 실리콘나이트라이드막 상에 BPSG막을 형성하는 단계를 포함하여 이루어진다.

【대표도】

도 2d

【색인어】

BPSG, SACVD, 붕소, 실리콘나이트라이드

【명세서】

【발명의 명칭】

모스 트랜지스터 제조 방법{Method for manufacturing MOS transistor}

【도면의 간단한 설명】

도 1a 내지 1c는 종래 모스 트랜지스터 제조 방법을 도시한 단면도이다.

도 2a 내지 도 2d는 본 발명에 따른 모스 트랜지스터 제조 방법을 도시한 단면도이다.

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

<3> 본 발명은 반도체 소자 중 모스(metal oxide silicon, MOS) 트랜지스터를 제조하는 방법에 관한 것으로, 더욱 상세하게는 금속전 절연막(PMD : pre metal dielectric)으로부터 불순물이 트랜지스터로 침투해들어가는 것을 방지하기 위해 실리콘나이트라이드막을 형성하는 모스 트랜지스터 제조 방법에 관한 것이다.

<4> 일반적으로 모스 트랜지스터는 필드 효과 트랜지스터(field effect transistor, FET)의 일종으로, 반도체 기판에 형성된 소스, 드레인 영역과, 이 소스, 드레인 영역이 형성된 반도체 기판 상에 게이트 산화막과 게이트가 형성된 구조를 가진다. 이러한 모스 트랜지스터의 구조에서 전극인 소스, 드레인, 게이트 상부에는 각각 전기적 신호를 인가하기 위한 금속 배선이 연결되며, 이러한 연결을 이루는 부분이 컨택이다.

<5> 이때 실리콘으로 형성된 각각의 전극이 오믹 접촉을 이룰 수 있도록 즉, 저항을 최소화할 수 있도록 소스/드레인, 게이트 각 전극과 금속 배선 사이에 실리사이드 막을 형성하며, 실리사이드막을 포함한 상부 전면에 컨택 형성을 위한 식각시 식각종료층의 역할 및 비피에스지(BPSG : boron phosphorous silicate glass)막으로부터 불순물 침투를 막는 역할을 하는 실리콘나이트라이드막을 증착한다.

<6> 그러면 도 1a 내지 도 1d를 참조하여 종래 모스 트랜지스터를 제조하는 방법을 개략적으로 설명한다.

<7> 먼저 도 1a에 도시한 바와 같이, 로코스(LOCOS : local oxidation of silicon) 공정이나 트렌치(trench) 공정으로 형성한 필드 산화막(2)에 의해 소자 영역이 정의된 실리콘웨이퍼(1)에서, 소자 영역의 실리콘웨이퍼 표면에 소정폭의 게이트 산화막(3)과 게이트 전극(4)으로 사용될 폴리실리콘을 형성하고, 게이트 전극(4)을 마스크로 이용하여 소자 영역의 실리콘웨이퍼(1)에 P형 또는 N형 도펀트를 저농도로 이온 주입함으로써 소자 영역의 실리콘웨이퍼(1)에 엘디디(LDD:lightly doped drain)(5)를 형성하며, 게이트 산화막(3) 및 게이트 전극(4)의 양 측방에 측벽(side wall)(6)을 형성한 후, 측벽(6) 및 게이트 전극(4)을 마스크로 이용하여 소자 영역의 실리콘웨이퍼(1)에 LDD(5)와 동일한 도전형의 도펀트를 고농도로 이온 주입함으로써 소자 영역의 실리콘웨이퍼(1)에 소스, 드레인(7)을 형성한다.

<8> 이어서, 컨택저항을 낮추기 위해 소스, 드레인(7) 및 게이트 전극(4) 상면에 티타늄 실리사이드(8)를 형성한다.

<9> 다음, 도 1b에 도시된 바와 같이, 컨택 형성을 위한 식각시 식각종료층 역할 및 비피에스지막으로부터 불순물 침투를 막는 역할을 수행할 라이너(liner)막 형성을 위해, 실리콘웨이퍼(1)의 상부 전면에 플라즈마화학기상증착법(PECVD)에 의해 400℃의 온도에서 실리콘나이트라이드막(9)을 300Å 정도 증착한다.

<10> 이 때 플라즈마화학기상증착법에 의해 형성된 실리콘나이트라이드막(9)에는 사일렌과 암모니아의 분해과정에서 생성되는 수소가 약 20~30 mol% 정도로 다량 함유되어 있으며, 이는 후속 공정으로 형성하는 비피에스지막과 반응하여 불순물을 이온화시키는 결과를 초래한다.

<11> 즉, PECVD에 의해 형성된 실리콘나이트라이드막(9) 내에 다량 함유된 수소는 실리콘과 수소의 결합(Si-H, Si-H2, Si-H3), 질소와 수소의 결합(N-H, N-H2) 등 다양한 형태로 존재하는데, 이들 중에서 특히 Si-H는 그 결합력이 매우 미약하여 외부의 화학적 충격에 쉽게 끊어진다.

<12> 다음, 도 1c에 도시된 바와 같이, 실리콘나이트라이드막(9) 상에 금속전 절연막으로서 BPSG막(10)을 반대기압화학기상증착법(SACVD : subatmospheric CVD)에 의해 500℃에서 약 14000Å 정도로 두껍게 형성하고 비피에스지막(10)의 강도 향상을 위해 700℃로 열처리하여 치밀화시킨다.

<13> 치밀화시키기 전의 BPSG막은 붕소와 산소의 결합(B-O), 인과 산소의 결합(P-O), 및 실리콘과 산소의 결합(Si-O)이 느슨하여 외부의 화학적, 기계적 충격에 의해 결합이 쉽게 끊어지는 특징이 있으나, 치밀화시킨 후에는 화학적 강도 및 기계적 강도가 약 3배정도 강화된다.

<14> 그런데, BPSG막을 형성하면, 실리콘나이트라이드막 표면 근처의 Si-H는 BPSG막의 증착온도인 500℃의 열에너지를 받아 더욱 결합력이 약해진 상태에서 불안정한 결합을 한 B-O, P-O, Si-O와 만나 쉽게 상호반응을 일으키고, 반응결과 수소가 산소와 결합하고, 산소를 잃은 붕소이온(B+), 인이온(P+), 실리콘이온(Si+)이 발생된다.

<15> 특히 붕소이온은 작은 원자 반경과 뛰어난 이동도로 인해 실리콘나이트라이드막을 투과하여 티타늄실리사이드막과의 계면에 존재하거나 또는 실리콘나이트라이드막 내부에 잔존해 있다가, BPSG막의 치밀화를 위한 열처리 공정 중에 실리콘웨이퍼로 침투해 들어가는 문제점이 있었다.

<16> 이렇게 침투한 붕소는 특히 붕소를 소스, 드레인의 불순물로 이용하는 피모스(PMOS)의 문턱전압을 감소시키거나 게이트의 채널을 제거하기 위해 인가전압을 제거하여도 채널이 제거되지 않고 미약하게 형성되어 누설전류를 야기시키는 등의 문제점이 있었다.

【발명이 이루고자 하는 기술적 과제】

<17> 본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 PECVD에 의해 형성한 실리콘나이트라이드막 상에 SACVD에 의해 BPSG막을 형성할 때 붕소이온이 발생하여 이후 실리콘웨이퍼로 침투하는 것을 방지하는 데 있다.

【발명의 구성 및 작용】

<18> 상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 BPSG막 증착 전에 오존으로 실리콘나이트라이드막을 표면처리하는 것을 특징으로 한다.

<19> 즉, 본 발명에 따른 모스 트랜지스터 제조 방법은, 필드 산화막에 의해 정의된 소자 영역에 측벽을 가진 게이트 전극, 소스 및 드레인을 포함하는 모스 트랜지스터 소자가 형성된 실리콘 기판의 상부에서, 게이트 전극, 소스 및 드레인 영역의 실리콘 상에 티타늄실리사이드를 형성하는 단계; 실리콘 기판의 상부 전면에 실리콘나이트라이드막을 형성하는 단계; 실리콘나이트라이드막을 오존 처리하는 단계; 및 오존 처리된 실리콘나이트라이드막 상에 BPSG막을 형성하는 단계를 포함하여 이루어진다.

<20> 여기서, 티타늄실리사이드는 형성단계는, 실리콘기판의 상부 전면에 티타늄을 스퍼터링(sputtering)법에 의해 300~500Å의 두께로 형성한 후, 질소 분위기에서 700~800℃의 온도로 20~40초 동안 급속열처리(rapid thermal processing)하여 상기 티타늄과 게이트 전극, 소스 및 드레인 영역의 실리콘을 반응시켜 티타늄실리사이드를 형성하는 단계와, 측벽과 필드 산화막 상의 미반응 티타늄을 제거하는 단계로 이루어지는 것이 바람직하다

<21> 또한, 실리콘나이트라이드막은 PECVD에 의해 200~400Å의 두께로 형성하는 것이 바람직하며, BPSG막은 SACVD에 의해 500℃의 온도에서 200 Torr의 압력으로 형성하는 것이 바람직하다.

<22> 오존처리는 SACVD의 증착실 내에서 수행할 수 있으며, 500℃의 온도에서 10~30초 동안 수행하는 것이 바람직하다.

<23> 이하, 본 발명에 따른 모스 트랜지스터 제조 방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.

<24> 도 2a 내지 2d는 본 발명에 따른 모스 트랜지스터 제조 방법을 도시한 단면도이다.

<25> 먼저, 도 2a에 도시한 바와 같이, 실리콘웨이퍼(21)의 소정영역에 LOCOS 공정이나 트렌치 공정으로 필드 산화막(22)을 형성하여, 실리콘웨이퍼(21)에서 필드 산화막이 형성된 부분을 소자 분리 영역으로, 그 외의 부분을 소자 영역으로 정의하고, 실리콘웨이퍼(21)를 열산화하여 소자 영역의 실리콘웨이퍼 표면에 게이트 산화막(23)을 성장시킨다. 이어서, 실리콘웨이퍼(21)의 상부 전면에 게이트 전극(24)으로 사용될 폴리실리콘을 증착한 다음, 폴리실리콘과 게이트 산화막(23)을 소정폭으로 패터닝한다.

<26> 이어서, 게이트 전극(24)을 마스크로 이용하여 소자 영역의 실리콘웨이퍼(21)에 P형 또는 N형 도펀트를 저농도로 이온 주입함으로써 소자 영역의 실리콘웨이퍼(21)에 LDD(25)를 형성하고, 게이트 산화막(23) 및 게이트 전극(24)의 양측방에 측벽(26)을 형성한 후, 측벽(26) 및 게이트 전극(24)을 마스크로 이용하여 소자 영역의 실리콘웨이퍼(21)에 LDD(25)와 동일한 도전형의 도펀트를 고농도로 이온 주입함으로써 소자 영역의 실리콘웨이퍼(21)에 소스, 드레인(27)을 형성한다.

<27> 다음, 스퍼터링에 의해 실리콘웨이퍼(21)의 상부 전면에 티타늄을 300~500 Å 정도의 두께로 증착하고, 질소를 50 sccm 정도의 유량으로 불어넣어주면서 700~800℃ 정도의 온도에서 20~40초 정도동안 급속열처리함으로써 티타늄과 실리콘의 반응에 의해 티타늄 실리사이드(28)를 형성한다.

<28> 이 때 게이트 전극(24), 소스 및 드레인(27)의 실리콘은 티타늄과 반응하여 티타늄실리사이드(28)를 형성하고, 측벽(26)과 필드 산화막(22) 상의 티타늄은 반응하지 못하여 미반응 티타늄(28)으로 남으며, 이러한 미반응 티타늄은 소자의 작동에 방해되지 않도록 하기 위하여 용액을 이용하여 제거한다.

<29> 다음, 도 2b에 도시된 바와 같이, 컨택 형성을 위한 식각시 식각종료층 역할 및 BPSG막으로부터 불순물 침투를 막는 역할을 수행할 라이너(liner)막 형성을 위해, 실리콘웨이퍼(21)의 상부 전면에 PECVD에 의해 실리콘나이트라이드막(29)을 200~400Å 정도 증착한다. 바람직한 실리콘나이트라이드막(29)의 두께는 300Å이다.

<30> 다음, 실리콘나이트라이드막(29) 상에 금속전 절연막으로서 BPSG막을 SACVD법으로 증착하기 전에, 도 2c에 도시된 바와 같이, 500℃의 온도에서 10~30초동안 오존(O_3)처리를 하며, 바람직한 오존 처리 시간은 20초이다. 오존처리를 하면 실리콘나이트라이드 표면 근처에서 약한 결합으로 있던 Si-H에서 수소가 제거되고, 일부는 산소로 치환된다.

<31> 이 때, 오존처리를 SACVD 증착실 내에서 수행하면 오존처리 후 동일 증착실 내에서 바로 BPSG막을 형성할 수 있으므로, 부가적인 수소의 공급원인이 될 수 있는 대기와 접촉하지 않고 대기로부터 격리시킬 수 있어서 붕소의 안정화에 더욱 효과적이다.

<32> 다음, 도 2d에 도시된 바와 같이, 500℃에서 200 Torr의 압력으로 SACVD법에 의해, 오존처리한 실리콘나이트라이드막(29) 상에 BPSG막(30)을 증착한 후, BPSG막(30)의 강도 향상을 위해 질소 분위기에서 600~800℃의 온도로 30~50초 동

안 열처리하여 치밀화시키며, BPSG막(30)의 치밀화를 위한 열처리의 바람직한 온도 및 시간은 700℃ 및 40초이다.

<33> 이 때, 오존처리를 SACVD 증착실 내에서 수행한 경우 동일 증착실 내에서 연속적으로 BPSG막(30)을 형성할 수 있으며, 이 경우 동일 증착실 내에 BPSG막 형성을 위한 소스가스를 투입하여 BPSG막을 증착하면 된다.

<34> BPSG막(30)을 증착하면 실리콘나이트라이드막(29) 표면에는 수소가 제거되어 있으므로 그 표면이 쉽게 B-O, P-O, Si-O로 채워지고 비교적 강한 공유결합을 이루게 되며, 치밀화를 위한 열처리 공정을 거치면서 더욱 안정화된다. 특히 B-O의 경우 열처리 공정을 거치면서 B_2O_3에 가깝게 안정화된다.

【발명의 효과】

<35> 상술한 바와 같이, 본 발명에서는 실리콘나이트라이드막 형성 후 BPSG막 형성 전에 오존 처리를 하여 수소를 제거하기 때문에 BPSG막에서 B-O의 결합이 강해져 붕소가 안정화되므로, 붕소이온이 실리콘웨이퍼로 침투하는 현상이 방지되는 효과가 있다.

<36> 또한, 본 발명에서는 BPSG막 형성을 위한 SACVD 증착실 내에서 오존 처리를 한 후 대기와 접촉하지 않고 바로 동일 증착실 내에서 연속해서 BPSG막을 형성할 수 있으므로 부가적인 수소의 공급원인이 될 수 있는 대기와 격리되며, 따라서 수소로 인한 붕소이온의 발생을 더욱 효과적으로 방지할 수 있다.

<37> 따라서, 붕소이온이 실리콘웨이퍼로 침투함으로 인해 발생하였던 누설전류를 막아 트랜지스터의 열화를 방지하는 효과가 있다.

【특허청구범위】

【청구항 1】

필드 산화막에 의해 정의된 소자 영역에 측벽을 가진 게이트 전극, 소스 및 드레인을 포함하는 모스 트랜지스터 소자가 형성된 실리콘 기판의 상부에서, 게이트 전극, 소스 및 드레인 영역의 실리콘 상에 티타늄실리사이드를 형성하는 단계;

상기 실리콘 기판의 상부 전면에 실리콘나이트라이드막을 형성하는 단계;

상기 실리콘나이트라이드막을 오존 처리하는 단계; 및

상기 오존 처리된 실리콘나이트라이드막 상에 비피에스지(BPSG : boron phosphorous silicate glass)막을 형성하는 단계

를 포함하는 모스 트랜지스터 제조 방법.

【청구항 2】

제 1 항에 있어서,

상기 티타늄실리사이드는 형성단계는,

상기 실리콘기판의 상부 전면에 티타늄을 형성한 후, 열처리하여 상기 티타늄과 상기 게이트 전극, 소스 및 드레인 영역의 실리콘을 반응시켜 티타늄실리사이드를 형성하는 단계;

상기 측벽과 필드 산화막 상의 미반응 티타늄을 제거하는 단계

로 이루어지는 모스 트랜지스터 제조 방법.

【청구항 3】

제 2 항에 있어서,

상기 티타늄은 스퍼터링(sputtering)법에 의해 300~500Å의 두께로 형성하는 모스 트랜지스터 소자 제조 방법.

【청구항 4】

제 2 항에 있어서,

상기 티타늄실리사이드 형성을 위한 열처리는, 질소 분위기에서 700~800℃의 온도로 20~40초 동안 급속열처리(rapid thermal processing)함으로써 이루어지는 모스 트랜지스터 소자 제조 방법.

【청구항 5】

제 1 항에 있어서,

상기 실리콘나이트라이드막은 플라즈마화학기상증착(PECVD : plasma enhanced chemical vapor deposition)법에 의해 200~400Å의 두께로 형성하는 모스 트랜지스터 소자 제조 방법.

【청구항 6】

제 1 항에 있어서,

상기 비피에스지(BPSG)막은 반대기압화학기상증착법(SACVD : subatmospheric chemical vapor depositoin)에 의해 500℃의 온도에서 200 Torr의 압력으로 형성하는 모스 트랜지스터 소자 제조 방법.

【청구항 7】

제 6 항에 있어서,

상기 오존처리는 상기 반대기압화학기상증착법(SACVD)의 증착실 내에서 수행하는 모스 트랜지스터 소자 제조 방법.

【청구항 8】

제 1 항에 있어서,

상기 오존처리는 500℃의 온도에서 10~30초 동안 수행하는 모스 트랜지스터 소자 제조 방법.

【도면】

【도 1a】



【도 1b】



【도 1c】



【도 2a】



【도 2b】


24
28
29
26
23
25
22
21
27

【도 2c】


24
28
29
26
23
25
22
21
27

【도 2d】


30
24
28
29
26
23
25
22
21
27